微細化とは、半導体チップ上のトランジスタや配線を小さくし、同じ面積により多くの素子を詰め込む技術開発のことです。製品やサービスの名前ではありません。そのため「使い方」や「料金」は、契約して使う形ではなく、どの世代の製造プロセスを選ぶかという形で関わってきます。
微細化とは何か
トランジスタを小さくすると、1 枚のチップに載る数が増えます。演算性能を上げたり、同じ性能で消費電力を下げたりできます。半導体の集積度が一定期間ごとに倍増するという経験則「ムーアの法則」を支えてきたのが、この微細化です。
「3nm」「2nm」といった呼び名はプロセスの世代を表すラベルです。トランジスタの実際の寸法とは一致しません。数字が小さいほど新しい世代、と読むのが正確です。
何ができるのか・どう使うのか（エンジニア向け）
チップ設計者が微細化そのものを手がけることはありません。ファウンドリ（受託製造会社）が提供する製造プロセスの中から世代を選び、そのプロセス用の設計キットを使って回路を作ります。AI 向けの演算チップやスマートフォンの SoC は、性能と電力効率が求められるため、最先端の世代を選ぶ代表例です。
微細化が進むほど、漏れ電流などの物理的な制約が厳しくなります。このためトランジスタの構造も変わってきました。平面型から FinFET へ、さらにゲートがチャネルを全方向から囲む GAA（ゲート・オール・アラウンド）へと移っています。シリコンに代わるチャネル材料の研究も続いています。英 The Register は、原子数層ほどの厚さしかない 2D 半導体について、研究チームがその成長を制御する手法を突き止めたと報じました。ただし、研究機関や手法の詳細は確認できていません。
料金・コストの考え方（企画・DX 向け）
微細化に料金表はありません。一般の事業会社が微細化技術を直接買うこともありません。影響が出るのは、調達するサーバー、GPU、端末の性能や価格です。
新しい世代ほど、設計・製造装置・マスクにかかる費用が大きくなります。これは業界で広く知られた傾向です。ただし、具体的な金額は世代や企業によって異なり、本記事では示しません。企画の立場では「最新世代のチップを使ったサービスは処理能力が高い一方、調達単価も上がりやすい」と押さえておけば十分です（これは筆者の見立てです）。
誰が作っているのか・競合（投資家向け）
最先端の製造で競っているのは TSMC、Samsung、Intel です。日本では Rapidus が 2nm 世代の量産を目指しています。
製造装置では、EUV（極端紫外線）露光装置を事実上 ASML 1 社が供給しています。成膜やエッチングなどの工程では Applied Materials が大手の一つです。同社は 50 億ドル規模の研究開発拠点「EPIC センター」をシリコンバレーで公開しました。AI 時代の半導体イノベーションを加速する拠点と位置づけていますが、設備や協業の仕組みなどの詳細は明らかになっていません。
材料の分野では、化学大手の BASF が台湾の経済部と、次世代の半導体製造を推進する基本合意書（LOI）を結びました。協力の範囲や投資額は公表された情報からは分かりません。
微細化の競争は、チップを製造する会社だけで決まるものではありません。装置・材料・研究機関を含めた供給網全体で進んでいる点が、この分野の特徴です。
