チップレットとは、1枚の大きな半導体チップを作る代わりに、機能ごとに分けた小さなダイ（チップの本体）を複数作り、1つのパッケージの中でつなぎ合わせて1個のプロセッサとして動かす設計手法です。製品名ではなく作り方を指す言葉なので、「チップレットを買う」というより「チップレット型のプロセッサを選ぶ」と考えると分かりやすくなります。
チップレットとは：なぜ分けて作るのか
従来の主流は、CPUコアやメモリ制御、入出力などをすべて1枚のダイに載せる「モノリシック」型でした。ダイが大きくなるほど、製造時の欠陥が1つ入っただけで全体が不良品になる確率が上がり、歩留まりが悪くなります。
チップレットでは、ダイを小さく分けることでこの問題を抑えます。また、性能が必要な演算部分だけを最先端プロセスで作り、入出力部分などは成熟した安価なプロセスで作る、といった組み合わせもできます。同じダイの搭載数を変えれば、上位モデルと下位モデルを作り分けられる点も特徴です。
一方で、ダイ同士をつなぐ配線はチップ内の配線より遅く、電力も多く使います。そのため、ダイ間をどれだけ高密度・低遅延でつなげるかを決める「先端パッケージング技術」が性能を左右します。
使い方：エンジニアと企画担当はどう関わるか
アプリケーションを作るエンジニアが、チップレットを直接操作することは基本的にありません。OSやドライバーから見れば、1つのプロセッサとして扱われるのが普通です。ただし、ダイをまたぐメモリアクセスは遅くなりやすいため、高性能計算ではどのダイにどの処理を割り当てるかを意識したチューニングが必要になる場合があります（一般的な設計上の傾向であり、製品ごとの差は大きいと考えられます）。
事業会社の企画・DX担当にとっての意味は、構成の選択肢が増えることです。同じアーキテクチャのまま、ダイの数が違うモデルから用途に合った規模を選べます。
料金：いくらかかるのか
チップレットは設計手法なので、「チップレットの料金」という決まった価格はありません。費用は、それを採用した個々の製品の価格として決まります。ダイを小さくすると歩留まりが上がりコストを抑えやすくなる反面、先端パッケージングには追加の費用がかかります。そのため、チップレット化すれば必ず安くなるとは言えません。当サイトでは、個別製品の価格は確認できていません。
誰が作っているのか：主なプレイヤーと競合
Intelは、先端パッケージング技術の「EMIB」と「Foveros」を持っています。Tom's Hardwareは、Intelがこれらを使ってあらゆる方向にチップを広げていくロードマップを分析する記事を掲載しました。ただし当サイトで確認できたのは見出しだけで、世代・時期・性能の数値は分かっていません。
日本発のスタートアップEdgeCortixは9月24日、フィジカルAI向けのチップレット型AIチッププラットフォーム「RAIDEN」を発表しました。最上位の4ダイ構成「RAIDEN X4」はFP4で最大3.36PFLOPSで、NVIDIAの組み込みAIボード「Jetson AGX Thor」（2070TFLOPS）の約1.6倍です。ダイの数で性能を段階的に変えるという、チップレットの利点をそのまま製品構成にした例と言えます。
投資の観点から見ると、競争はダイそのものの性能だけでなく、ダイ同士をつなぐパッケージング技術や接続方式でも起きています。今回の情報からは各社のシェアや出荷時期は判断できないため、個別の発表を追って確認する必要があります。
