FinFETとは、電流の通り道（チャネル）を魚のひれ（fin）のように縦に立て、そのまわりをゲート電極が三方から囲むトランジスタ構造です。買って使う製品やサービスではなく、半導体チップを作るための製造プロセス技術の名前です。
FinFETとは：平面型と何が違うのか
従来の平面型（プレーナ型）トランジスタは、ゲートがチャネルの上面にしか接していません。微細化でゲート長が短くなると、ゲートが電流を止めきれなくなり、漏れ電流が増えます。これを「短チャネル効果」と呼びます。
FinFETはチャネルを立体にして、上面と両側面の3面をゲートで挟み込みます。ゲートが電流を制御する力が強くなるので、オフ時の漏れ電流を減らせるうえ、低い電圧でも動かせます。起源はカリフォルニア大学バークレー校のChenming Hu氏らの研究で、量産で最初に採用したのはIntelの22nm世代です（Intelは「Tri-Gate」と呼んでいました）。
何ができるのか・どう使うのか（エンジニア向け）
ソフトウェアやボードを設計する立場では、FinFETを直接「使う」場面はありません。FinFETの効果は、FinFETプロセスで作られたCPU・GPU・SoCの電力効率と集積度に表れます。
チップ設計者は、ファウンドリが提供するPDK（プロセス設計キット）を通してFinFETプロセスを使います。FinFET特有の制約は、トランジスタの幅をフィンの本数単位でしか変えられないことです。平面型のように幅を連続的に調整できないため、駆動力は「フィン何本分か」という飛び飛びの値から選ぶことになります。
料金・コストは？（企画・DX向け）
FinFETそのものに価格はありません。費用がかかるのは、FinFETプロセスでチップを製造するときにファウンドリへ支払うマスク代やウェハ代です。金額は契約ごとに違い、公開されていません。当サイトでも具体的な金額を確認できていないため、数字は載せていません。
事業会社にとってのポイントは2つです。FinFET世代以降のチップを選べば、省電力性能の高い製品を使えること。そして、自社でFinFETプロセスを直接扱うのは、専用チップ（ASIC）を開発する場合にほぼ限られることです。
誰が作っていて、競合は何か（投資家向け）
FinFETで先端ロジック半導体を量産してきたのは、Intel、TSMC、Samsungです。GlobalFoundriesは2018年に7nm FinFETの開発を中止し、その後はFD-SOI方式に軸足を移しました。当サイトの既報によると、同社はFinFET開発をやめてから7年後に、7nm級のFD-SOIノード「FDX Fusion」を発表しました。トランジスタ密度は現行の22FDXの2倍です。
FinFETの後継として移行が進んでいるのがGAA（ゲート・オール・アラウンド）です。チャネルを横向きのナノシートにして、ゲートで四方を囲みます。Samsungは3nm世代、TSMCは2nm世代でGAAを採用すると公表しています。中国科学院微電子研究所（IMECAS）は、EUVを使わず液浸DUVだけで積層ナノシート型GAAトランジスタを試作しました。ただし、他社の3nm級と比べられるゲートピッチなどの寸法は公開していません。
競合関係は「FinFET対FD-SOI」と「FinFETからGAAへの世代交代」の2つの軸で見ると分かりやすくなります。この整理は筆者の見立てです。
