中国科学院 IMECAS、EUV なしで 3nm 級 GAA トランジスタを試作

中国科学院微電子研究所（IMECAS）が、液浸 DUV リソグラフィを使って積層ナノシート型のゲートオールアラウンド（GAA）トランジスタを作る実験的なプロセスフローを開発し、動作するデバイスを実証した。Tom's Hardware が伝えた。EUV スキャナを入手できない中国の半導体メーカーが、将来 3nm 級以下の世代で使うことを想定した流れだという。

発表したのは国家科技重大専項02の総工程師である叶甜春（Ye Tianchun）氏で、北京の IC World カンファレンスの場。IMECAS は DUV 露光で作る積層ナノシートチャネル GAA トランジスタについて「初期のプロセス統合」を完了したとした。得られたデバイスの Ion/Ioff 比は 9.7×10⁵ と 7.6×10⁵ で、いずれも目安となる 5×10⁵ を超えている。積層したシートに対してゲート制御が効いている、つまり導通状態と非導通状態をきちんと区別できていることを意味する数字だ。

一方で、比較の土台になる幾何学的パラメータは何も開示されていない。ゲートピッチ、メタルピッチ、ナノシート寸法、トランジスタ密度、SRAM 密度のいずれも非公開で、Intel、Samsung Foundry、TSMC の3nm 級量産ノードと並べて論じることはできない。Tom's Hardware は、今回の成果は「DUV リソグラフィに基づく積層ナノシート GAA プロセスフローの妥当性検証」であって、中国が EUV なしで 3nm プロセスを開発した証拠ではない、と明確に線を引いている。実験的なプロセスフローは、研究用チップを作る定義済みのフローですらない段階にある。

それでも重要なのは、量産で誰もやったことのない「EUV を使わずに 3nm 級以降向けの GAA デバイスをどう作るか」に正面から取り組んでいる点だ。GAA が先端ノードで FinFET を置き換えたのは、ナノシートチャネルをゲートで囲む構造が、微細化に伴う静電制御の悪化を抑えられるからである。IMECAS は2020年からこの移行に必要な技術を開発してきており、照準は当初から 3nm 以下に置かれていた。

叶氏は同じ場で、アーキテクチャ上の革新、設計と製造の協調最適化（DTCO）、システムと製造の協調最適化（STCO）、そして成熟プロセスから「より多くの価値を引き出す」ことにも言及している。西側の輸出規制下で装置・ソフトウェアへの依存を減らすという文脈は一貫している。ただし商用の量産には露光以外の統合が広範に必要で、仮に今後 IMECAS が適切にスケールしたGAA デバイスを示したとしても、量産可能な 3nm 級技術までの距離は依然として大きい。