チップ設計エージェント、HLS経由がRTL直書きの2.6倍。ICCAD'26論文

LLMエージェントをチップ設計に使う試みが広がっているが、既存手法の多くはRTL（レジスタ転送レベル）を直接扱っている。より高い抽象度を活用すれば、エージェントはより良いチップを設計できるのではないか。Zijian Ding氏ら4名がarXivで公開した論文（ICCAD'26のスペシャルセッション、7ページ）は、この問いを実験で検証したものだ。

比較対象として4つの設計フローが置かれた。RTLを直接設計するDirect RTL Design、エージェントがHLS（高位合成）で設計するAgent-based HLS Design、コンパイル後にHLSを改良するPost-Compiler HLS Refinement、HLS後にRTLを改良するPost-HLS RTL Refinementである。そのうえで論文は、Agent-based HLS DesignとPost-HLS RTL Refinementを組み合わせた手法をAgent-based HLS with RTL Refinement（AHRR）として提案する。

評価にはFPGAが使われた。エンドツーエンドの評価を手早く展開できる実用的なプラットフォームだからで、著者らは、ここで扱う設計フローのトレードオフはターゲット技術に大きくは依存しない、と注記している。11タスクからなる多様なベンチマークスイートでの結果は、AHRRがDirect RTL Designに対して幾何平均2.6倍の高速化を達成した、というものだ。

なぜそうなるのか。ケーススタディから著者らが導いた説明は二段構えになっている。一つは、HLSが設計知識を抽象化の形に蒸留しており、エージェントはその抽象化を活用できるという点。もう一つは、RTLでの改良が、抽象度の高い記述では取り逃がす低レベルの最適化機会を回収するという点だ。つまり抽象度を上げるか下げるかの二択ではなく、HLSで良い骨格を作ってからRTLで詰めるという順序が効いている、という主張になる。

意味合いとしては、コード生成エージェントを専門領域に適用する際の一般論に接続できる。LLMに最も低いレイヤーを直接書かせるのが常に最善とは限らず、その分野が長年かけて作ってきた中間表現やツールチェーンに載せたほうが、エージェントの能力を引き出せる場合がある。ハードウェア設計ではそれがHLSにあたる、という実証だ。コードと評価用の成果物は公開されているとされる。論文は2026年9月17日付で投稿された。