Quobly、STの商用300mmラインで量子チップを製造。基本3動作を実証

フランスの量子プロセッサ新興Quoblyは9月16日（フランス時間）、商用の半導体製造ラインで作った単一のシリコンチップ上で、量子ビットの読み出し、1量子ビットゲート、2量子ビットゲートという3つの基本動作を実証したと発表した。チップはSTMicroelectronics（ST）がフランス・グルノーブル近郊のクロルに持つ商用300mm製造施設で、FD-SOI CMOSプロセスを用いて製造した。

Quoblyは2022年にグルノーブルで設立され、シリコンスピン量子ビットと先端半導体製造技術を組み合わせた量子コンピュータを開発している。今回のチップには同社独自の「QSOI」技術を使った。FD-SOIのプラットフォームをベースに、シリコンスピン量子ビットと制御用のFD-SOIトランジスタを組み合わせるもので、同位体濃縮したシリコン28の採用も含め、大規模集積と商用製造を前提に設計されている。実証した3つの動作は、いずれもシリコンスピン量子ビットの制御と読み出しに欠かせない中核機能だ。詳細な性能指標は今後の学術論文で公開する予定としている。

ポイントは、研究用の試作ラインではなく商用ラインで作ったデバイスで主要な量子操作が動いたことにある。Quoblyは自社の設計やプロセスフローを商用製造環境に移管する作業をSTと進めており、今回をその初期段階の検証結果と位置付ける。数百万量子ビット規模のプロセッサを作るには一連の工程を製造全体で安定して再現できることが重要で、既存の半導体製造基盤を使えば再現性、製造コストの管理、生産規模の拡大につなげられるという。共同創業者でCSOのTristan Meunier氏は、今後の集積化と大規模化の基盤になると述べた。同社は量子回路と極低温回路の同一チップ集積も実証しており、極低温向けのPDKも開発している。

製品面では、量子コンピュータ「Alloy」シリーズの初号機「Alloy Pioneer」を、2026年末までにHPCや研究分野の初期ユーザー向けにクラウドで提供する計画だ。その後段階的にシステムを大規模化し、2032年に100万量子ビットの実現を目指す。設備を演算能力に比例して大きくするのではなく、VLSIのように半導体の集積で性能を伸ばすという考え方で、既存のコンピューティングインフラに組み込める量子コンピュータを狙う。